

گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: _____ شماره دانشجویی: _____

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل شده‌ی تقویت‌کننده به گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

پارامتر	مقدار
مقاومت بار خروجی (R_L)	50Ω
بهره حلقه بسته در ۱ kHz	$18 \leq A_{v, closed} \leq 22$
بازه مجاز مقاومت‌های R_g و R_f	$10k\Omega$ تا $200k\Omega$
سوییچینگ خروجی اصلی بدون clipping	$16V_{pp}$
راندمان طبقه خروجی در سوییچینگ $16V_{pp}$	$> 60\%$
THD در حالت عادی	$< 0.08\%$
THD در حضور منبع نویزی	$< 1\%$
توان مصرفی کل برای ورودی $50mV$ در ۱ kHz	$\leq 190mW$
مقاومت ورودی تفاضلی ($R_{in, diff}$)	$> 1M\Omega$
مقاومت خروجی (R_{out}) بدون R_L	$< 50\Omega$
ریپل دندانه‌اره‌ای منبع تغذیه در آزمون $PSRR$	$10mV$
هزینه مجاز مدار	≤ 200

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
$ A_{v,closed} $	۱۸ تا ۲۲	
$V_{out,pp}$	$۱۶V_{pp}$	
η_{out}	$> ۶۰\%$	
P_{total}	$\leq ۱۹۰mW$	
THD عادی	$< ۰/۰۸\%$	
THD با منبع نویزی	$< ۱\%$	
$PSRR$	—	
$R_{in,diff}$	$> ۱M\Omega$	
R_{out}	$< ۵۰\Omega$	
Cost	≤ ۲۰۰	

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = 50\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی

در این بخش ساختار کلی مدار خود را توضیح دهید. به عنوان مثال:

- ساختار طبقه خروجی شما چیست؟
- آیا از Push-Pull Class AB استفاده کرده‌اید؟
- فیدبک از کدام گره گرفته شده و به کدام ورودی برگشته است؟
- چه تغییراتی نسبت به مدار فاز اول ایجاد شده است؟

شماتیک کامل مدار نهایی

تصویر شماتیک کامل مدار نهایی شامل طبقه خروجی، بار و فیدبک را در این قسمت قرار دهید

خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از V_{BE} multiplier یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

در این قسمت محاسبات دستی مربوط به:

- جریان‌های اصلی مدار
- ولتاژ گره‌های مهم
- بایاس طبقه خروجی

را قرار دهید.

تصویر محاسبات دستی مربوط به بایاس مدار نهایی را اینجا قرار دهید

نتایج شبیه‌سازی Point Operating DC

در این قسمت خروجی شبیه‌سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

اسکرین‌شات از Point Operating DC یا جدول ولتاژها و جریان‌ها را اینجا قرار دهید

نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: _____
- جریان بایاس طبقه خروجی: _____
- توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن: _____

خواسته مسئله (بخش ۳)

طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به صورت یکپارچه به مدار اصلی متصل شده و برای راه اندازی بار 50Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

در این قسمت موارد زیر را بررسی کنید:

- نوع ساختار خروجی و دلیل انتخاب آن
- محاسبه تقریبی جریان مورد نیاز بار
- راندمان طبقه خروجی در حالت ایده آل

محاسبات مربوط به طراحی طبقه خروجی را اینجا قرار دهید

معرفی و ارزیابی طبقه خروجی

در این قسمت موارد زیر را شرح دهید:

- نحوه اتصال طبقه خروجی به طبقات قبلی
- نوع ترانزیستورهای مکمل استفاده شده
- روش بایاس طبقه خروجی
- ملاحظات طراحی برای اعمال فیدبک در مرحله بعد

خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

در این بخش:

- روابط بهره حلقه بسته را بنویسید
- مقادیر مناسب برای R_f و R_g را انتخاب کنید
- بررسی کنید که هر دو مقاومت در بازه $10k\Omega$ تا $200k\Omega$ قرار داشته باشند

محاسبات مربوط به تعیین R_f و R_g را اینجا قرار دهید

نتایج اعمال فیدبک

مقادیر نهایی:

- R_f : _____
- R_g : _____
- محل نمونه برداری فیدبک: _____
- محل اعمال فیدبک: _____

بهره حلقه بسته در ۱ kHz:

- $|A_{v,closed}|$: _____
- $20 \log |A_{v,closed}|$: _____

نمودار یا نتایج شبیه‌سازی مربوط به بهره حلقه بسته را اینجا قرار دهید

خواسته مسئله (بخش ۵)

مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.

مقایسه کیفی و کمی دو حالت

در این بخش موارد زیر را گزارش کنید:

- مقایسه شکل موج خروجی در دو حالت
- مقایسه خطی بودن
- مقایسه شروع clipping
- توضیح اثر فیدبک بر کاهش اعوجاج

نمودارهای زمانی دو حالت با فیدبک و بدون فیدبک را اینجا قرار دهید

خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار 50Ω خروجی سینوسی با دامنه $16V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوینگ و راندمان

در این قسمت:

- حداکثر سوینگ قابل انتظار را تخمین بزنید
- توان روی بار را از روابط تئوری محاسبه کنید

محاسبات مربوط به سوینگ، توان و راندمان را اینجا قرار دهید

نتایج شبیه‌سازی Transient و اندازه‌گیری توان

در این قسمت موارد زیر را قرار دهید:

- دامنه ورودی لازم برای رسیدن به $16V_{pp}$
- شکل موج ورودی طبقه توان
- شکل موج خروجی طبقه توان
- شکل موج خروجی نهایی مدار
- بررسی اثر فیدبک بر شروع clipping

نمودارهای حوزه زمان مربوط به سوینگ را اینجا قرار دهید

نتایج عددی:

- دامنه ورودی مورد نیاز برای $16V_{pp}$: _____
- P_{RL} : _____
- P_{total} : _____
- $P_{out-stage}$: _____
- η_{out} : _____

$$\eta_{out} = \frac{P_{RL}}{P_{out-stage}} \times 100\%$$

دستورات مورد استفاده در شبیه سازی:

```

1 .meas TRAN P_R_1 RMS V(out)*I(R_load)
2 .meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)

```

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ ، توان مصرفی کل مدار نهایی را اندازه‌گیری کنید و با شرط

$$P_{total} \leq 190mW$$

مقایسه نمایید.

اندازه‌گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه‌ی اندازه‌گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	$50mV$
فرکانس ورودی	$1kHz$
توان مصرفی کل مدار	
وضعیت قبولی	

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک‌دار، با حضور طبقه خروجی و بار 50Ω اندازه‌گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری شده با مقاومت‌های تعیین‌کننده جریان منابع جریان تکرار کنید.

روش اندازه‌گیری و تحلیل نتایج

در این قسمت روش آزمون را توضیح دهید و اگر لازم است بیان کنید که:

- چگونه به حالت ماندگار رسیده‌اید
- منبع نویزی در چه نقاطی سری شده است
- چرا انتظار می‌رود THD در حضور نویز افزایش یابد

دستور پیشنهادی:

1 .FOUR 1khz 100 V(out)

نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک‌دار، بدون منبع نویزی		باید کمتر از 0.08% باشد
مدار فیدبک‌دار، با منبع نویزی سری شده		باید کمتر از 1% باشد

توضیح کوتاه درباره تغییر THD در حضور نویز:

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر ریبیل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دنداناره‌ای با ریبیل 10mV برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = 20 \log \left(\frac{V_{\text{ripple}}}{\Delta V_{\text{out}}} \right)$$

محاسبه شود.

روش آزمون و محاسبه $PSRR$

در این بخش:

- شکل تعریف ریبیل را مشخص کنید (پیک یا پیک‌تاپیک)
- روش اندازه‌گیری ΔV_{out} را توضیح دهید
- نحوه محاسبه $PSRR$ را بنویسید

نمونه منبع پیشنهادی:

```
1 Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
2 Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```

نتایج آزمون $PSRR$

شکل موج‌های V_{CC} ، V_{EE} و $V(\text{out})$ را اینجا قرار دهید

پارامتر	مقدار
V_{ripple}	
ΔV_{out}	
$PSRR$	

توضیح کوتاه درباره عملکرد مدار در برابر ریپل منبع تغذیه:

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه گیری کنید و با شرط

$$R_{in,diff} > 1M\Omega$$

مقایسه نمایید. روش اندازه گیری باید به طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

در این قسمت مدل معادل ورودی را در نظر بگیرید و اگر امکان پذیر است تخمینی تئوری برای مقاومت ورودی ارائه کنید.

محاسبات مربوط به $R_{in,diff}$ را اینجا قرار دهید

نتایج شبیه سازی مقاومت ورودی تفاضلی

در این قسمت روش دقیق اندازه گیری را توضیح دهید. برای مثال:

- نوع منبع تست
- نحوه اعمال تحریک تفاضلی
- رابطه استخراج مقاومت از نسبت ولتاژ به جریان

نتایج یا نمودار شبیه سازی مربوط به $R_{in,diff}$ را اینجا قرار دهید

مقدار نهایی:

• $R_{in,diff}$: _____

• وضعیت قبولی: _____

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه‌گیری کنید و با شرط

$$R_{out} < 50\Omega$$

مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت خروجی

در این بخش روش تئوری یا تخمین تحلیلی مقاومت خروجی را بنویسید.

محاسبات مربوط به R_{out} را اینجا قرار دهید

نتایج شبیه‌سازی مقاومت خروجی

در این بخش روش شبیه‌سازی را توضیح دهید. مثلاً:

- صفر کردن ورودی
 - حذف بار خروجی
 - اعمال منبع تست در خروجی
 - استخراج مقاومت از نسبت ولتاژ به جریان
- نتایج یا نمودار شبیه‌سازی مقاومت خروجی را اینجا قرار دهید

مقدار نهایی:

• R_{out} : _____

• وضعیت قبولی: _____

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت شده بررسی گردد. استفاده از سیگنال سینوسی ساده به جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده سازی فایل صوتی و توضیحات لازم

در این بخش مشخص کنید:

- فایل ورودی از چه نوعی بوده است
- آیا به تک کاناله تبدیل شده است یا خیر
- نرخ نمونه برداری چقدر بوده است
- آیا دامنه نرمال سازی شده است یا خیر

نتایج آزمون صوتی

مشخصات فایل صوتی:

- نام فایل ورودی: _____
- نام فایل خروجی: _____
- fft فایل ورودی و خروجی

شکل موج فایل صوتی ورودی را اینجا قرار دهید

شکل موج خروجی تقویت شده را اینجا قرار دهید

توضیح درباره کیفیت خروجی و وجود یا عدم وجود clipping:

فایل های تحویلی این بخش:

● audio.wav

● output.wav

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = 2\% \times \left[\frac{\text{Cost} - 200}{5} \right]$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET		۳	
BJT		۵	
مقاومت		۱۰	
خازن		۴۰	
هزینه کل			

نتایج:

- هزینه کل مدار: _____
- آیا از سقف هزینه عبور کرده‌اید؟ _____
- مقدار جریمه در صورت وجود: _____

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:

- سوینگ خروجی $17V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ۷۰٪ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $100mV$

بررسی شرایط امتیازی

پارامتر	شرط لازم	مقدار شما
سوینگ خروجی	$17V_{pp}$	
راندمان	$> 70\%$	
$ V_{out,DC} $	$< 100mV$	

موارد لازم:

- دامنه ورودی متناظر با $17V_{pp}$: _____
- شکل موج خروجی در این حالت: _____
- نتیجه نهایی بخش امتیازی: _____

خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند .asc
- فایل مربوط به آزمون صوتی
- فایل audio.wav
- فایل output.wav
- گزارش نهایی به صورت PDF

خواسته مسئله (بخش ۱۶)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، $PSRR$ ، THD یا تست صوتی سخت تر بود؟
- اگر بعضی مشخصات به طور کامل برآورده نشده اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می کردید؟

نتیجه گیری نهایی